Family list

1 application(s) for: JP11326951 (A)

 $\ensuremath{\mathbb{1}}$ PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE

Inventor: MATSUEDA YOJIRO

Applicant: SEIKO EPSON CORP

EC:

IPC: G02F1/1345; G02F1/136; G02F1/1368; (+4)

Publication info: JP11326951 (A) — 1999-11-26 JP4087949 (B2) — 2008-05-21

Data supplied from the esp@cenet database - Worldwide

PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE

G02F1/1345; G02F1/136; G02F1/1368; G02F1/1362; G02F1/13; (IPC1-

Publication number: JP11326951 (A)

Publication date: 1999-11-26

Also published as: JP4087949 (B2)

Inventor(s):

MATSUEDA YOJIRO

Applicant(s): Classification:

SEIKO EPSON CORP

- international: - European:


7): G02F1/136: G02F1/1345

Application number: JP19980138906 19980520

Priority number(s): JP19980138906 19980520

Abstract of JP 11326951 (A)

PROBLEM TO BE SOLVED: To produce an electrooptical device incorporated with a driving circuit by using a stepper by performing projection exposure so that plural picture element parts may have a prescribed pitch in a first direction and plural first- direction driving circuit cells may have a second pitch smaller than the first pitch with respect to each block area. SOLUTION: At the time of reduction projection exposure for each block area, exposure is so performed that plural driver circuit cells provided for respective signal lines through a glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the X direction with respect to a signal line driving circuit.; With respect to a scanning line driving circuit, exposure is so performed that plural driver circuit cells provided for respective signal lines through the glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the Y direction. At each time of completion of exposure in one block area, step movement is performed by a stepper 300, and a mother substrate 100' is moved relatively to a light source 310 for exposure to repeatedly expose another block area to light.



Data supplied from the esp@cenet database - Worldwide

(19) FL 太国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-326951

(43)公開日 平成11年(1999)11月26日

(51) Int.Cl.4		鐵別記号	FΙ		
G 0 2 F	1/136 1/1345	500	G 0 2 F	1/136	500
	1/13/13			17 10 10	


		審查請求	未請求 請求項の数13 OL (全 13 頁)	
(21)出職番号	特顧平10-138906	(71) 出額人	000002369 セイコーエプソン株式会社	
(22) 出網日	平成10年(1998) 5月20日		東京都新宿区西新宿2丁目4番1号	
(DE) DIRECT	1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	(72)発明者 松枝 洋二郎	
			長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内	
		(74)代理人	弁理士 鈴木 喜三郎 (外2名)	

(54) [発明の名称] 電気光学装置の製造方法及び電気光学装置

(57)【要約】

【課題】 ステッパーを用いて大型且つ高詳細のドライ パ内蔵型のアクティブマトリクス駆動方式の液晶パネル 等の電気光学装置を製造する。

【解決手段】 投影露光工程では、フォトレジストが塗 布された領域を複数分別してなる所ます。 、複数のトライル回路セルが顕素ピシテよりも小さい ビッチを持つように所定パターンのマスクを介して縮小 又は停仰の投影震水する。 のプロック銀域を震光した 後に他のプロック領域を需光すべく基板を順次移動させ る。



【特許請求の範囲】

【請求項1】 基板上に、第1方向及び該第1方向に交 わる第2方向にアトリクス状に配列されている複数の 無常と、該複数の画素部の前記第2方向の配列(39応し て前距観素部の與関に夫を設けられており前記模基の画 素部を駆動するための複数の第1方向限整回路セルとを 備えた電気光学装置の製造方法 であって であって

前記基板上にパターニングされる薄膜を形成する薄膜形 成工程と、

該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、

該フォトレジストが塗布された領域を少なくとも前記第 1 方向に複数分割してなる所定プロック部域値に、前記 4 板の画素部が高度第1方向に形定第1とッチを持つよ うに担心前記模数の第1方向原動回路セルが前記第1方 向に前記度数の第1方向原動回路セルが前記第1方 向に前記で第1セッチよりも小さい所定第2ビッチを 持つように所定パターンのマスクを介して露光用光額に より発電影光する投影響光工程と、

該投影露光工程により一のプロック領域を露光した後に 他のプロック領域を露光すべく前記基板を前記露光用光 源に対して相対的に順次移動させる移動工程と、

談露光されたフォトンジストを用いて前記薄膜をバター ニングすることにより前記複数の画素部及び前記複数の 第1方向駆動回路セルを夫々構成する複数の素子を少な くとも部分的に形成する素子形成工程とを含むことを特 徴とする電気光字装置の製造方法。

【請求項2】 前記電気光学装置は、前記素子に接続される配線を更に備えており、

前記投影露光工程及び移動工程において、前記配線が相 隣接するブロック領域の境界を跨ぐ縫目部分を含むよう に露光及び移動し、

前記素子形成工程において、前記継目部分を含む前記配 線を更に形成することを特徴とする請求項1に記載の電 気光学装置の製造方法。

【請求項3】 前記應光工程及び移動工程において、前 記境界に前記案子を形成しないように需先及び移動する ことを特徴とする請求項2に記載の電気光学装置の製造 方兆。

【請求項4】 前記投影響光工程及び移動工程において、前記離目部分を、前記配操りのおうな (部分よりも前記境界に治った方向に幅広に形成するように露光及び移動することを特徴とする請求項2又は3 に配数の電気光学装置の製造方法。

【請求項5】 前記電気光学装置は、前記基板上に、前 記複数の画素部の前記第1万向の配列に対応して前記画 面表示領域の周囲に大々設けられており前記複数の画素 部を駆動するための複数の第2万向駆動回路セルを更に 備えており。

前記投影露光工程において、前記フォトレジストが形成

された健康を前記前記第2方向にも複数分割してなる所 定プロック保険信に、前記徴数の創業部が前記第2方向 に所定第3ビップを持つように且つ前記段数の第2方向 駆動処路をルが前記第2方向に由い前記段数の第2方向 取動処路をルが前記第2方向に前記形定第3ビッチより も小さい所定第4ビッチを持つように概定することを特 後とする請求項1から4のいずれか一項に記載の電気光 学業の刺動者が

【請求項6】 前記投影端光工程及び移動工程において、前記画面表示領域内外の境界に、前記複数の画業部 と前記複数の第1方向更動回路セルとを相互に夫々接続 する複数の配線を含む配線ピッチ変換部を形成するよう に載光及び移動し、

前記素子形成工程において、前記配線ピッチ変換郷を更 に形成することを特徴とする請求項1から5のいずれか 一項に記載の電気光学装置の製造方法。

【請求項7】 前記投影電光工程により、縮小投影また は等倍投影されてなることを特徴とする請求項1から6 のいずれか一項に記載の電気光学装置の製造方法。

【請求項8】 前記基板がマザー基板上に複数形成されてなり、

前記投影略光工程及び移動工程において、前記基板の各々を識別するための識別パターンを前記基板の各々に形成するように露光及び移動し、

前記素子形成工程において、前記識別パターンを更に形成することを特徴とする請求項1から7のいずれか一項に記載の電気光学装置の製造方法。

【請求項9】 輸記素子形成工程において、前記素子と して演襲トランジスタを形成することを特徴とする請求 項1から8のいずれか一項に記載の電気光学装置の製造 方法。

【請求項10】 請求項1から9のいずれか一項に記載 の電気光学装置の製造方法により製造されることを特徴 とする電気光学装置。

【請求項11】 前記複数の画素部は画素スイッチング 用の薄膜トランジスタと順素電域とを大々含み、前記基 板上には前記模数の第1方向駆動回路セルから信号線駆 動用のドライバ回路が構成されていることを特徴とする 請求項10に記載の電気光学装置。

【請求項12】 前記複数の第1方向駆動回路セルは、 SC一DAC (Switched Capacitor - 助は111 to Anni の Converter) 即路を去や命み、外部から入かされるデ ジタル画像信号を該SC一DACによりアナログ機を信 号に要慮して前定階数の順業部に供給することを物質と する請求項10211 | に認義の電気学学院を

【請求項13】 南記第1方向駆動回路セルは、前記両 商表示額域の対向する二辺に失々拾って肯定両面表示領 域の周囲に設けれられており、該二辺の一力の周囲に は、前記模数の画素部の前記第2方向の配列のうち奇数 番目の配列に対応する前記第1方向駆動回路セルが設け られており、前窓上辺の地方の側には、前窓上板の地 素部の前記第2方向の配列のうち偶数番目の配列に対応 する前記第1方向駆動回路セルが設けられていることを 特徴とする請求項10から12のいずれか一項に記載の 電気光学装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶パネル等の電 気光学装置を製造する製造方法及び該電気光学装置の技 術分野に属し、特に、投影露光装置(以下、適宜"ステ ッパー"と称す)を用いて大型且つ高詳細なドライパ内 **蔵型(画素部とドライバ回路とが同一基板に作り込まれ** ている)のアクティブマトリクス駆動方式の液晶パネル 等の電気光学装置を製造するのに好適な電気光学装置の 製造方法の技術分野及びこのように製造される電気光学 装置の技術分野に属する。

[0002]

【従来の技術】大規模集積回路 (LSI) 等の半導体装 置を製造する方法の技術分野では、一枚の大型ウエーハ 上に同一構成の半導体装置をマトリクス状に多数製造す る技術が一般的である。この製造中に、半導体膜、金属 **脚等の各種薄膜をバターニングするためにフォトレジス** トをマスクを介して露光する露光工程が行われるが、大 量生産の際には、微細化及び量産に適した縮小投影露光 が通常行われる。即ち、ステッパーと呼ばれる縮小投影 露光装置により、拡大寸法のマスク(レチクル)の縮小 像をウエーハ上に投影結像し、1チップ~数チップ分の 鑑光を同時に行い、ウエーハをステップ移動しながら、 この露光を繰り返して行うことによりウエーハ全面を露 光する。

【0003】従来、多数の薄膜トランジスタ(以下、適 宜"TFT"と称す)を含んで構成されるドライバ内蔵 型のTFTアクティブマトリクス駆動方式の液晶パネル 等の電気光学装置を製造する場合にも、液晶パネル等が 対角1インチ程度の小型なものであれば、上述の半導体 装置を製造する場合と同様に、ステッパーによる1回の 農光によりマザー基板上において1個以上の液晶パネル 等を構成することになる基板部分を同時に露光できる。 従って、半導体装置の場合と同様に微細化を図ることが でき、また、1枚の大型のマザー基板から複数の液晶パ ネル等の大量生産を効率良く行うこともできる。この場 合には特に、ドライバ部を構成する各駆動回路セル(即 ち、駆動回路における信号線を駆動する一単位) に至る 配線長さや画面表示領域の各面素部に至る配線長さの差 により、各駆動回路セルから出力される駆動電圧の差が 発生しないように、更に画面表示領域の調囲の狭い領域 にドライバ部がコンパクトに収まるように、画面表示領 域における画案ピッチとドライバ部における駆動回路セ ルのビッチとは同一とされる。そして、画面表示領域に 配列された複数の信号線各々の一端には、該信号線を駆 動するための駆動回路セルが規則正しく接続される。

【0004】このようなステッパーによる投影露光は、 投影するために、余り大きな領域を同時に露光する目的 には適さない。即ち、同時に露光する領域を大きくする に連れて、露光のスループットが低下し、露光領域内の 各点における結像状態や位置合わせも困難となり、露光 精度も低下してしまう。このため、実践上は例えば対角 10インチ程度の大型の基板上に画素部とドライバ回路 とを有する液晶パネル等を製造する際にステッパーを用 いることはない。

【0005】他方で、ステッパーを用いた一技術とし て、大型回路を製造する場合には、1 回の露光で大型回 路となる領域の一部のみを露光し、複数回の露光により 一つの大型回路となる全領域を露光する技術がある。こ の技術では特に、別々に露光される領域間の境界(以 下、"露光境界"と称す)において、配線や素子等が寸 断されないように配慮する必要がある。このため露光境 界では、両方の露光領域を重ねる(即ち、2重露光す る) ことにより、配線や素子等の維目部分を形成するよ うにしている。なお、このような大型回路の場合には縮 小投影だけでなく、等倍投影も用いられることが多い。 【0006】従って、この技術を利用して液晶パネルを 製造する場合にも、当該液晶パネルが大型であってもド ライバ内蔵型でなければ、上述のステッパーを用いた技 術により、配線等について緩いデザインルールの下で、 多くの維目部分を含むようにしつつ当該液晶パネルを築 造できる。即ち、液晶パネルの基板上に複雑な素子を含 お周辺回路(ドライバ部)を形成する必要が無いため、 継目部分が多少存在しても或いはデザインルールが緩く ても、後に外付けドライバ回路をTAB(テープ・オー トメイテッド・ボンディング) 等により接続すれば、ス テッパーを用いて実践上問題の少ない大型の液晶パネル を製造できる。

[0007] 【発明が解決しようとする課題】しかしながら、ドライ バ内蔵型の液晶パネル等の電気光学装置の場合には、基 板上における画面表示領域の周囲に複雑な回路素子を多 数含んで構成されるドライバ部を形成する必要があるた め、液晶パネルを大型化すると、前述のステッパーを用 いての製造が困難となってしまう。けだし、ステッパー を用いた1回の露光により、大型の液晶パネルを1つ構 成する基板部分に対応する領域全体を露光できないた め、前述の如き継目部分が複数存在せざる負えないが、 このような維目部分を含むように、多数の複雑な駆動回 路を構成することは実際上困難だからである。特に、ア ナログ信号を扱うTFT、抵抗、容量等の回路素子を含 む比較的複雑な駆動回路を作成する場合、維目部分にお ける薄膜部分のバラツキがこれらの回路素子の特性のバ ラツキとなるため、敢えて、このような大型のドライバ 内蔵型の液晶パネルを単純にステッパーを用いて製造す れば、極めて性能の不安定な或いは信頼性に欠けるもの となってしまうという問題点がある。

【0008】他方で、ステッパーを使用することなく、大型のドライバ内機型の底部パネルや象ケアライナー等を使用して1回の場先により製造する場合には、例えば、数ヵm程度が機能化の実践的な意味での限界となってしまい、ステッパーを用いて比較的低コストで実更可能なし、最少で、TFT等の妻子や起源などの機能化とり、第千の高速化、配線の程定量化、低消費電力化、高解度技化、装置全体の小準導導化などを図ることができないという問題点がある。

【0009】本発明は上述した問題点に響かなされたも のであり、撃動回路を内蔵すると共に高柱底且つ大型の 窓気光学装置をステッパーを使用して製造可能である電 気光学装度の製造力法及びこの方法により製造される電 気光学装度の製造力法及びこの方法により製造される電 気光学装度を提供することを課題とする。

[0010]

【課題を解決するための手段】本発明の電気光学装置の 製造方法は上記課題を解決するために、基板上に、第1 方向及び該第1方向に交わる第2方向にマトリクス状に 配列されてなる複数の画素部と、該複数の画素部の前記 第2方面の配列に対応して前記画素不の周囲に夫々設け られており前記複数の画素部を駆動するための複数の第 1 方向駆動回路セルとを備えた雷気光学装置を製造する 電気光学装置の製造方法であって、前記基板上にパター ニングされる薄膜を形成する薄膜形成工程と、該薄膜上 にフォトレジストを形成するフォトレジスト形成工程 と、該フォトレジストが形成された領域を少なくとも前 記第1方向に複数分割してなる所定プロック領域毎に、 前記複数の幽索部が前記第1方向に所定第1ピッチを持 つように且つ前記複数の第1方向駆動回路セルが前記第 1方向に前記所定第1ピッチよりも小さい所定第2ピッ チを持つように所定パターンのマスクを介して露光用光 源により投影業光する投影機光工程と、該投影線光工程 により一のブロック領域を露光した後に他のブロック領 域を露光すべく前記基板を前記露光用光源に対して相対 的に順次移動させる移動工程と、該露光されたフォトレ ジストを用いて前妃藻膜をパターニングすることにより 前記複数の画素部及び前記複数の第1方向駆動回路セル を共々構成する複数の素子を少なくとも部分的に形成す る素子形成工程とを含むことを特徴とする。

[0011] 上記入来明によれば、先ず、青睐形成工程 において、基板上にバターニングされる薄膜が形成さ ル、フォトレジスト形成工程において、誘導膜上にフォ レジストが形成される。ここで、投管電光工程におい ては、郵光領域は、少なくとも第1方向に複数分割され でなる形式ファク領域に中分分割される。そして、こ のブロック領域を解し、複数の画素部が第1方向に研定第 1ビッチを持つように呈っ微数の第1方向単例開発とル が第1方向に研究第1ビッチとり小元を第2ビッ ゲを持つように、例定パターンのマスクを介して露光用 光線による投影線光が行われる。ここで、投影像工程 により一のプロック機動な場合れた受に、移動工程に より、露光用光線に対して基板が相対的に順次移動さ れ、他のプロック機域が繰り返し露たされる。そして、 素子形成工程において、エッチング等により、電光され たフォトレジストを用いて機動がパターニングされ、複 数の両素部及び複数の第1方向駆動回路にルを表く構成 する複数の素子は、少なくとも部分的に形成される。

【0012】従って、複数の第1方向販動回路セルは、 各ブロック個線において開業とッチとな第1ビッチより い木とい第2ビッチで形成されるため、各ブロック何級 の境界付近には、第1方向駆動回路セルを形成しない領 城が発生することになる。このため、第1万向原動回路 地ルを構成するTFT、容像、拡大器等の回路素十乏 プロック領域の境界、即ち嵩光境界を跨るように形成す る必要が無くなり、これらの回路素十三様目形分を含む でないて済む、この結果、継目部のと言かるである パラウキがこれらの回路素十一様目形のを含む パラウキがこれらの回路素十一様目形のを含む パラウキがこれらの回路素十一様性が安定となって 現力れる事態を未然に助はでき、性能が安定しており信 網性のあい第1人類原動回路と小形成できる。

【0013】これに加えて、ブロック領域毎に露光を行うので、例えば、対角10インチをそれ以上の大型の電 気光学装置であっても、ステッパーを用いて当該投影器 光を行うことが可能となる。よって、TFT等の素子や 配線などの微細化により、素干の高速化、直線の低容量 化、低消費電力化、高解像度化、装置全体の小型等型化 などを図ることができる。

【9014】以上の糖果、本発明によれば、ステッパー 技術を利用して、複数の第1. 方向軍動間路セルから特別 なれる駆動開発や検索すると共に高性豊良つ大労の電気 光学機器を比較が効率良く且一低コストで製造できる。 【9015】本発明の電気光学装置の製造方法は、さら に、前定電気光学装置が、前記業子に接続される配線を 更に備えており、前記程券第大工程及び移動工程におい で、前記程線が開設するプロック模様の現果を設定 は、前記程線が開設するプロック模様の現果を設定 目前分を含むように能光及び移動し、前記業子形は工程 において、前記程目前分を含む前型紅脚を更に形成する において、前記程目前分を含む前型紅脚を更に形成する とと替像ときると

【0016】未発明のかかる構成によれば、相隔接する プロック側板の境界を跨、推目部分と含む配端が形成さ れる、ここで、最相は基本的に電気得多を伝端するに 予維は基本的に電気得多を伝端するに 光境界に形成される維目部分における薄板部分のパラツ キによる紙柱や容量変化が問題となることは実用上発さ 又は全く無い、そして、この配線により、複数のブロッ 少領域に跨る複数の駆動回路セル間や病素部間を電気的 接続できるので、当該電気光学装置を一つの装置として 機能させられる。

【0017】本発明の電気光学装置の製造方法は、さら

に、前配投影露光工程及び移動工程において、前配境界 に前記素子を形成しないように露光及び移動することを 特徴とする。

【0018】本発明のから高焼成によれば、相隔接する プロック領域の境界には、駆動回路セルや画素部を構成 する素子は形成されない。このため、素子に総目部分を 含ませないで済むので、雑日部分における薄板部分のバ ラツキがこれらの素子の特性のバラツキとなって現われ る事務を確定に来ないたサビウる。

【0019】本発明の電気光学基盤の製造方法は、さら に、簡記投影露光工程及び移動工程において、前記雑目 部分を、前記起線のうら前記練目部分を除く部分よりも 前記境界に沿った方向に幅広に形成するように露光及び 移動することを特徴とする。

[0020] 木架明のかかる構成によれば、緑日電分 は、境界に沿った方向に幅に下形波される。陸って、ブ ロッ分領域に対する露光が境界に沿って多少ずれても、 この極にの建目部分の広ぐに応じて毎月電気(は対する 気が的接続をとったができる。前、前述のように高光度 界に直交する方向については、従来通りに、両方の露光 領域を凍むる (限ち、2重産光する)ことにより、配縁 や素子等の他目前分を形成する。従って、スランに終 おりる電光位置構度が多少低くても、配線の電気的接続 が良好にとれている限りは問題は生しないので、製造上 有利である。

[0022]本処門のかかる構成によれば、穀影繁光工 程においては、震光筋線は、第1月向に加えて第2月向 にも複数分割されてなる所定プロック領域に予か分割さ れる。そして、このプロック領域がは、複数の画楽部が 第2月前に所定第2ビッチを持つようほしつ複数の にから数では、100円のである。 方向原動回路セルが第2月向に所定第3ビッチよりも小 さい所定第4ビッチを持つように、前定パターンのマス 少全小して感光円悪による姿勢震光が行われる。

[0023] 後つて、複数の第2方向軽動回路セルは、 各プロック領域において両幕ビッチたる第3ビッチより も小さい第4ビッチで形成されるため、各プロック領域 の境界付近には、第2方向駆動回路セルを形成しない領域が発生することになる。このため、第2万向駆動回路 地が発生することになる。このため、第2万向駆動回路 目部分を含ませないで済む。この結果、維日部分におけ る海輳部分のバランキがこれらの回路素子の特性のバラ ツキとなって現われる事態を未然に防止でき、性能が安 定しており信頼性の高い第2方向駅動回路セルを形成で きる。

[0024] 本発明の電気炉学基置の製造方法は、さら に、前起投影器大工程及び移動工程において、前部両面 表不微独内外の展片、前電視数の画業部と前空視数の 第1方向駆動回路セルとを相互に失々接続する複数の配 線を含む配線ビッチ変換部を形成するとい電光及び移 動し、前記率子形成工程において、前記配線ビッチ変換 無数を指数することを特徴とする。

【0025】本発明のかかる構成によれば、面磁表示頻 域内外の処界に、複数の画解語と複数が第1方向駆動 語せルとを相正大なを検討する観象の面積を含む配縁ビ ッチ変換節が形成される。従って、両端ビッチと第1方 向駆動距路セルのビッチとが相異なっていても、両名間 の電気が接続を配縁ビッチ変換部によりとることができる。

【0026】 本発明の電気光学装置の製造方法は、さら に前記穀影響光工程により、縮小投影または等倍投影さ れてなることを特徴とする本発明のかかる構成によれ ば、所定のマスクに対応した縮小または等倍の投影を確 実に行うことができる。

【0027】本発明の電気米学製器の製造力活法、さら に前記基板がマザー基板上に複数形成されてなり、前記 契影響光工程及び移動工限上おいて、前記五板の各々を 識別するための識別パターンを前記基板の各々に形成す るように露た及び移動し、前記素子形成工程において が記識別パターンを更に形成するとを存棄とする。

【0028】 本発明のかかる構成によれば、マザー基板 上で複数の基板が頻次需光されると共に、各々の基板に は、識別パターンが形成されるので、一枚の大型のマザ 一基板を用いてステッパーにより当該電気光学装置を大 最生産をする際に便利である。

【0029】本発明の電気光学装置の製造方法は、さら に前記素子形成工程において、前記素子として薄膜トラ ンジスタを形成することを特徴とする。

【0030】本発明のかかる構成によれば、第1方向駆動回路セルや回業部の業子として、薄膜トランジスタが 形成される。従って、基板上に同じ腰側成を有する薄膜 トランジスタを用いて駆動回路及び囲素部を構成できる ので、製造上有利である。

【0031】本発明の電気光学装置は、上述の電気光学 装置の製造方法により製造されることを特徴とする。

【0032】本発明のかかる構成によれば、上述した本 発明の製造方法により製造されるため、駅動回路を内蔵 した電気光学装製において、大型化を図りつつ性能を高 めることが可能となる。

【0033】本発明の電気光学装置は、さらに前記複数

の画楽部は画素スイッチング用の薄膜トランジスタを夫 な合み、前記基板上に前記複数の第 1 方向駆動回路セル から信号線駆動用のドライバ回路が構成されていること な物徴とする。

【0034】 本発明のかかる構成によれば、信号線駆動 用の駆動回路を調率部と同一基板上に形成したアクティ ブマトリクス駆動方式の液晶装置において、大型化を図 りつつ性能を高めることが可能となる。

【0035】本原列の電気共学装置は、さらに、前記検 数の第1万両単動回路セルに、SC-DAC (Switched Capacitor - Digital to Analog Converter: スイッチ 制御コンデンサ型DAコンバータ) 回路を天々含み、外 認から入力されるデジタル値像信号を扱SC-DACに よりアナロノ重像像日外で換して前記複数の囲素部に供 給することを特徴とする。

【0036】本売明のかかる構成によれば、SC−DA C回路を失っを5億月 7両地筋制除と小からな予値 等を内蔵した電気光学装置において、大型化を図りつつ 性能をあめることが可能となる。特に、SC−DAC回 数を相様する。例えば2番様や下下等の素子は、多限 界における総目部分を含まないため、総目部分のパラツ キに影響されない。この結果、デジタル衝像信号を高精 度でアナログ価能信号に変換でき、このアナロブ画能信 分を用いて画素部を駆動することにより、高品位の路濶 表示着を表現できる。

[0037] 本原明の電気学装築は、さらに、前窓第 力向戦動回路セルは、前記周面表示術域の対向するこ 辺に次々沿って前記層面表示領域の内側に設けれられて おり、該二辺の一方の周囲には、前記建設の画部側の前 総第2方向の配列のうち希数番目の配列に対立する前記 第1方向駆動回路セルが設けられており、前記三辺の他 方の周囲には、前記複数の服率部の航記第2方向の配列 のうち偶数番目の配列に式たする前記第1方向駆動回路 セルが設けられていることを特徴とする。

【0038】未続例のかかる構成によれば、第 1 方向駆 熱回路やルは、例えば、両面また飛線めと側の異辺横坡 及び下側の周辺衝域に半分すつ設けられるので、まとめ で一方の辺に沿って設ける場合と比較して第 1 方向駆動 回路セルの形式とサラを沖やサインることができ、その 分余裕を持って当該第 1 方向駆動回路セルを形成できる と実に、画面表字領域の周辺前域をパランス良く着効利 用することも可能となる。

【0039】本発明のこのような作用及び他の利得は次 に説明する実施の形能から明らかにする。

[0040]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0041】 (被晶装置の全体構成) 先ず、本発明の製造方法により製造される電気光学装置の一例として、T FTアクティブマトリクス駆動型且つドライバ内蔵型の 液晶装置の全体構成について図1から図3を参照して説 明する。ここに、図1は、液晶装置の回路構成を示すブ ロック図であり、図2は、液晶装置の平面図であり、図 3は、図2のH-H¹ 斯面図である。

[0042] 図1において、流晶装配を構成する下下アレイ基板100上の中央に位置する画面表示領域には、次方向に配列された複数の培予線41と、次方向に配列された複数の走差線42と、画雲メイッチング目で17530とが画業高機40を大ったセトリクラボに配置された両書部とが設けられている。両面表示領域の関則には、信号線集動回路101及び走査線集動回路102が設けられている。

【0043】信号線駆動回路101は、各信号線41に 対応して夫々設けられた複数の第1方向駆動回路セルの 一例として、SC-DAC回路からなる複数のドライバ 回路セル200を備えており、これらのドライバ回路セ ル200に転送信号を順次出力するシフトレジスタ回路 10を更に備えて構成されている。ドライバ回路セル2 00は、例えば、6ピット、8ピット等のデジタル画像 信号が入力されると、シフトレジスタ回路10からの転 送信号のタイミングに応じてラッチした後、SC-DA C回路により各デジタル画像信号のビット値が示す階調 に対応するアナログ画像信号を各信号線41に供給す る。尚、このようなSC-DAC回路は、並列接続され た複数の容量をTFT等のスイッチにより選択的に信号 線41に接続することにより基準電圧を用いたチャージ シェア或いはチャージポンプによりデジタル画像信号の ビット値に応じた電圧を生成するように構成された公知 のDAC回路である。

【0044】他方、走査線駆動回路101は、走査信号 を所定タイミングで走査線42に供給すように構成されている

【0045】尚、後述のようにドライバ回路セル200 のX方向のピッチは、所定プロック領域毎に画素ピッチ よりも小さく設定されている。

【0046】 図2及び図るにおいて、TFTアレイ基板 1000日には、液晶50を計入するためのシール材5 2がその線に沿って設けられており、その内側に並行し て、両面ボディ側域の輸電を規定する返光性の周辺見切り 53が設けられている。TFTアレイ基板100上におけるルール材52の外側の側域には、図1に示した信号 線駆動回路101及び生産機駆動回路102が、実装端 子、配算等と共に設けられている。商、後述のように信 号線駆動回路101を両面表示領域の上下に分割して設 けてもよい。

【0047】TFTアレイ基板100及が対向基板20 間には、シール材52により液晶50が封入されている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板100と対向系板20 との間で確定的構通をとろための等通材からなる級点1 0.6が設けられている。

【0048】(液晶装置の製造方法)次に以上のような全体構成を有する液温装置の製造方法を図えから関すを 金体構成を有する液温装置の製造方法を図えから関すを 等限して説明する。ことに、図はは、米実施の影能における契造方法の特徴的な工程である投影網光工程におけるステッパーに用いるガラスマスク上のむかの配置で あり、図らは、ステッパーにより図4のガラスマスクを 用いた投影病光工程を示す概念図、図6は、図5のステッパーにより図4に対応してマザー基板に比較を付ける おむたのの配置である。また、例7(m)はマサー 板から切り難した1個の液温装置に対応する1個のTF Tアレイ基板における七小配置であり、図7(b)は 、図7(n)のTFTアレイ基板から構成される液温 装置の平面図である。

【0049】以下に、本実施の形態における製造方法を 順を追って説明する。

【00501先生、海陽形成工程では、ガラス基底、シ リコン基板、石英基板等の公知の基板丘上直接接吹いは必 要に応じて下距接としての危線要を介して、画事件や撃 動回線のTFT、容量、抵抗器等の回路素子や電線など に対定する所定・ソーンにパターニングすべき半板 版、ボリシリコン原、金属機等の薄機がCVD(Chemic al Vapor Deposition)等の公知技術により形成され る。

【0051】その後、フォトレジスト塗布工程では、以 上のように形成された薄膜上に、ボジ型又はネガ型の公 知のフォトレジストが塗布される。

[0052] ここで、本集絵の形態では神に、縮小投影 露光工程において、ステッパーによる一回の霧光(ステ ッパーショット)で露光される露光類検は、大分向及び と方向に省数の所定プロック構成に予か分割されてい のこのようなステッパーによる権か形態落次のため に、例えば、図4に示したセル配置を持つガラスマスク (レゲラル)330が用意される。ガラスマスク330 は、ソーダガラス、低態短ガラス、石張ガラス等の公知 の材料からなり、その巡光部331には、クロムなどの 金属複次形成されている。また、図4には、選光性能保 認難提出、同で考れている。また、図4には、選光性能保 認難提出、同で考れている。また、図4には、選光性能保 認難提出、同で考れている。

【0053】図4に約11で、ガラスマスク330は、マ ザー基板上で調素部を形成するためのプロック領域CC SOを、該調素能を構成する色的のマスク領域CG SO' が設けられている。マスク領域CG SO'の設けられている。マスク領域CG SO'の上下には、 マザー基板上で信号器原制回路を形成するためのプロック 領域CXTL、CXTR、CXBL及びCXBRを、 該信号級原動回路を構成する回路素子、配線等は対する 方所定パターンで鑑定するためのマスタ領域CXT L'、CXTR'、CXBL'及びCXBR'が設けられている。マスク組成CSO'の左右には、マザー基 な上で金を確認的医SO'の左右には、マザー基 な上で金を保護の部の影を形成するためのプロック領域C YTL、CYTR、CYBL及びCYBRを、該走査線 駆動回路を構成する回路素子、配線等に対応する所定バ ターンで露光するためのマスク領域CYTL'、CYT R'、CYBL'及びCYBR'が設けられている。更 に、マザー基板に複数形成されたTFTアレイ基板の各 々を該マザー基板から切り離す際に各TFTアレイ基板 から切り離されるマザー基板の周辺部分において、各種 のテストパターン、静雷破壊防止用パターンなどの付加 的配線等を形成するためのプロック領域BT、BL、B B. BR. BT. BTR. BTL. BBR. BBL. B TSL、BTSR、BBSL及びBBSRを、該付加的 配線等に対応する所定パターンで露光するためのマスク 領域BT'、BL'、BB'、BR'、BT'、BT R', BTL', BBR', BBL', BTSL', B TSR'、BBSL'及びBBSR'が設けられてい る。更に、露光時の位置合わせ用マークRPAMKが、 ガラスマスク330の4角に近い露光性能保証範囲に4 個設けられている。

【0055】本実施の形態では、図4に示したガラスマ スク330及び図5に示したステッパー300を用いて 縮小投影度集を行い、例えば図6に示すように、一枚の マザー基板100'には6つのTFTアレイ基板100 が形成される。

【0056】更に、図7(a)に示すように、各下FT
アレイ基板100における画面表示環境は、4つのプロ
少何域にGSのに分別されており、4回のステッパー
ショットにより販売される。また、信号線型場間路が形成される領域は、4つのプロック領域でCXTL、CXT
R、CXBL及びCXBRに分別されており、4回のステッパーショットにより販売される。更にまた、走套線 戦場動間影が形成される領域は、2のプロック領域でY TL及びCYBLに分割されており、2回のステッパーショットにより販売される領域は、2のプロック領域でX 可集上は、後述のように関係素子形成されることなく 配線のみが形成され、各プロック領域をW 光度界)における各位線の寸断を防止するために、各プロック領域の操作と直接を 【0057] 尚、図7(b) に示した例では、走査線駅 動回路102は、面面表示領域の左側にのみ形成されているが、物に信号線延動網路1015、1015 に1015 に 画面表示領域の上下に分割して形成されている。より具 体的にに個製器目の信号線を駆動するドライパ回路セル か全て下側に配置されており、音数番目の信号線を駆動 するドライパ回路セルが全て上側に配置されている(こ の構成については、後に評述する)。但し、信号線駅動 回路を上側又は下側の方に形成してもよいし、走査線駅 動回路を歩たに例に下級としてもよいし、走査線駅 動回路を歩たに分別して形成してもよいし、走査線駅 動回路を歩たばぐ別して形成してもよい。

【0058】本実施の形態では特に、以上のように構成 されたガラスマスク330を用いてブロック領域毎に縮 小投影震光を行う際に、信号線駆動回路については、図 4に示したガラスマスク330を介して、信号線毎に設 けられた複数のドライバ回路セルがX方向に画素ピッチ よりも小さい所定ピッチを持つように当該露光が行われ る。また、走査線駆動回路については、図4に示したガ ラスマスク330を介して、走査線毎に設けられた複数 のドライバ回路セルがY方向に画素ピッチよりも小さい 所定ピッチを持つように当該露光が行われる。このよう にして一のブロック領域における露光が完了する度に、 図5において、ステッパー300によるステップ移動が 行われて、露光用光源310に対してマザー基板10 0'が相対的に移動され、他のプロック領域が繰り返し 露光される。この繰り返しにより、図4に示した1枚の ガラスマスク330を用いて、図6に示したようなプロ ック毎の鑑光を順次行うことが可能となる。

【0059】そして、素子形成工程においては、ドライエッチング、ウェットエッチング、フォトレジスト除去 時により、霧光されたフォトレジスト除去 等により、霧光されたフォトレジストなる50を用いて前 途の半導体壊、ボリシリコン腰、金属機等の海機が、形 成すった素子にお広するパターンで、パターニングされた たったれにより、複数の調楽術及びドライベ回路業子 大々構成するTFT、容様、抵抗器等の回路業子が少な くとも部分的に形成される。以上により、例えば、単一 網構造を有する抵抗等の回路業子や配線であれば完成 し、また報解構造を持つTFT、容量等の回路素子であ し、また報解構造を持つTFT、容量等の回路素子であ し、また報解構造を持つTFT、容量等の回路素子であ

し、また現構構造を行う1F1、各無事の関係者であ れば、必要に応じて層間造縁数等やコンタクトホールを 形成しつつ、上記薄膜形成工程から素子形成工程までを 素子の積層構造に応じて複数回行うことにより、素子が 完成する。

【0066】以上の結果、本実矩の形態によれば、信号 線駆動向路を構成する複数のドライバ同路セルは、各ブ ロック領域CXTL、CXTR等においてX方向の画素 ビッチよりも小さいビッチで形成される。

【0061】すると、図6及び図7(a)において、各 プロック領域CXTL、CXTR、CXBL及びCXB R各々の内部における境界近停には、ドライバ回路セル を形成しない領域が発生することになる。 好ましくは、 ドライバ回路セルを各プロック領域においてX方向につ いての中央に寄せることにより、各ブロック領域CXT L、CXTR等の各々における左右両側の境界近傍で、 ドライへ回路セルを形成しない領域が発生するようにする

【0062】従って、ドライバ回路セルを構成するTF T、客様、単拡爆等の回路番子を、プロッ分類数にXT し、CXTR等の規算、単古素光度発を持ち合うした形成 する起源が無くなり、これらの回路番子に織目部分を含 ませないで済む。ここで一般の場合、廣光境界の淋目部 がには、配線や電子の寸脈を防止するための2 ± 鷹光に 起因して、パターン寸法にバラツキが生じるが、 未実施 の形態の場合、このような曲目部分におけるパターン寸 述のパツキがこれらの回路素子の特性のパラツキとな って規則れる夢を未然に貶ルできる。

【0063】以上の結果、性能が安定しており信頼性の 高いドライバ回路セルから信号線駅動回路を構成でき

る。
【 0 6 4 1 他力、走査税撃動回路を構成する複数のド
ライバ回路セルは、各プロック領域にYTL、CYBL
においてソ方向の高速とDFは、ウオート
においてソ方向の高速との場で、各プロック領域CYTL、CYTRの境界を傍には、ドライ
バ回路セルを形成しない領域が発生するため、ドライバ
回路セルを形成しない領域が発生するため、ドライボ
に催日部分を含ませないで済む。この結果、性能が安定
しており信頼性の高いドライバ回路とからた主義線撃動
回路と構成できる。

1006 5月 上れらに加えて、本実施の形態では、ステ ソバーを用いてプロック解放器に腐光を行うので、例え は、対角10インゲやそれ以上の大型の電気光学装置で あっても、ステッパーを用いて当該職心投影腐光を行う ことが都能となる。即ち、プロック解釈の大きさの下下丁 レイ基度100 2 個光することも可能となるし、また、 マザー基板100 のと微光することも可能となるし、また、 マザー基板100 のと含光することも可能となるし、また、 マザー基板100 が、力を含せ大きくしてもよい、従っ て、ステッパーの有する利点である。回路素子を同様な でき、四窓素子の高速化、配線の低等急化、低音界電力 化、高角性度化、装置全体の小型構塑化などを図ること ができる。

【0066】以上の結果、本実施の形態の製造方法によれば、ステッパー技術を利用して、複数のドライパ回路 セルから構成される信号線駆動回路及び走査線駆動回路 を内蔵すると共に高性能且の大型の電気光学装置を比較 的効率良く且つ低コストで要源できる。

【0067】尚、木実施の形態では特に、図4に示した ように、マザー基板100°上に複数形成されるTFT アレイ基板100 (図6季照) の各々を識別するための 識別パターンの一例として、例えばアルファベットA、 B、C、…や数字1、2、3、…からなるチップ名挿入 用パターンがガラスマスク330に形成されており、このガラスマスク330を用いて縮小投影電光を行うことにより、関の及び図7に示したように、各基板にチップ名識別パターンを使き付けることができる。特に入1、人2、一といた具合に、文字や数字を組み合わせてチップ名とすれば、同一マザー基板1001上に数十枚の下下下レイ基板100に固布のサップ名を付ける場合にも、各下ドアレイ基板100に固布のサップ名を付けることが可能となる。従って、大型のマザー基板を用いてステッパーにより当旅業気光学装置を大量生産をする際に大変使利である。

【0068】(後書玄原の細部構成)次に以上のように 製造された流品芸蔵の細胞構成について図り及び図10 を非照して説明する。ここに、図9は、信号線原動回路 のドライバ回路セルを加値最近偏極の上側にのみ帯成し た場合の信号線駆動回路及び画業部の部分的な拡大平面 図であり、図10は、信号線原動回路のドライバ回路セ ルを画面表示領域の上下阿郎に分割形成した場合の信号 線摩娘回路及び囲業部の部分的な拡大平面図である。

【0069】先ず、図9を参照して、以上説明した製造 方法により製造される液晶装置の締部構成の一例につい て説明する。

【0070】図りにおいて、信号線駆動師第101aの 能数のドライ/年間転せル200aは、信号線41 転に致 けられている。多々の信号線41は、RGBのカラーフ イルタが失々設けられた名曲素のTFTのソース又はド レインに接続されている。各ドライ/四路セル200a は、大力向に拾って延びる面像信号線250aを介して 入力されるデジタル画像信号を、読デジタル画像信号を 赤す時端に応じた駆動電圧を持つアナログ画像信号を 携して名信号線41に供給するように構成されている。

[00 7 2] 即ち、本実施の形態では、投影番先によ 労、階値信告は26 3 0 a は、本プロック領域の原発を 跨く離目部分を含むように形成されている。画像信号線 2 5 0 a は金属限や環境性ポリシリコン解等からなり、 ま木がに電気信号を伝管するという体操機能を失失しま よいので、断様やリークさえなければ、この銀目部分に おける薄破部分のパラツキによる抵抗や容積を止か問題 となることは実用上類を災日全く無い。そして、画像信 号線2 5 0 a が露光環界 (プロック国株の異別、を持つ 不大力にどびたることにもり、複数のプロック関係に跨 る複数のドライ/回路セル200 a 間を電気的接続できる。 同様に、 画茶器において、金属限や高密性ボラシリンン既等から構成される信告後年 7 や走 套条 4 2 であった ても、 高光風界では、維日部分を介して接続されており、 画茶部のTFT30が離日部分を介して接続されており、 画茶部のTFT30が離日部分を含むことはない。 この茶部の丁F丁30が離日部分を含むことはない。 この茶部の丁F丁30が離日がある。

【0073】そして、このように配線専用製械220に おいて、下FT、容量、抵抗器等の回路素子に維目部分 を含ませないで済むので、維目部分における海峡部分の パラツキがこれらの素子の特性のパラツキとなって長わ れる事態を模実に未然に防止できるのである。

【0074】主た本実施の影響では特に、図8に示すように、配線専用領域220において、上述の投影異光により面低信号線250 aの無目部分が端底に形成されいる。後つて、プロック領域に対する展光が境界に沿って少少すれても、この幅広の視目部分ののならに応じて地目部分は対しる電光が対象に流つて立、は、従来通りに、両方の震光領域を重ねる(即ち、2 電影光する)とよれり、両係信号線250 aの概見前分が形波されている。後つて、ステッパーにおける影光位 配情度が多少低くても、両條信号線250 aの電気的域を対象に対した限りは開始に生じないので、製造上大変有利である。また、プロック領域の境界における信号線41で上着機能によりが成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていても同様に幅広に見つる電影により形成されていている場合に表しないません。

【0075】また図りに示すように、本実施の形態では 特に、前述の等信費影響光により、両面表示領域が外の 環界に、信号集41のピッラを画業ビッチからドライバ 回路セル200aの形成ビッチに変換する転線ビッチ変 検縮230が形成されている。このため、画家ビッチと ドライバ回路セル200aの形成ビッチとが相異なって いても、両者間の電気が接接を記録ビッチ変換部により 身好にとることができる。

【0076】 隣、本実施の形態では好ましくは、信号線 駆動師節101 を構成するスイッチング業子、走査線 駆動師節を構成するスイッチング業子及び画素が直 するスイッチング条子を、同一構成を持つ薄膜トランジ スタから構成する。このようすれば、同一のTFTアレ イ成り00上に同一製造工程で駆動同路及び囲素部を 形成できるので、製造上程和である。

【0077】次に、図10を参照して、以上説明した製造方法により製造される液晶装置の細部構成の他の例について説明する。

【0078】図10において、信号機駆動回路101b 及び101b'は、両面無天領域の上下に分割して設け られており、上側の信号線駆動回路101bを構成する ドライバ回路セル200bは、奇数番目の倍号線41に 夫々接続されており、下側の信号線駆動間路101b' を構成するドライバ四路とル200 b は、概数番目の 信号機41に共々接続されている。各々の信号線41 は、RGBのカラーフィルクが設けられた各両乗のTF Tのソース以はドレインに接続されている。各ドライバ 回路セル200 b、200 b は、図りに示した例の場 もと回縁に、両條信号線250 aを介して入力をれるデ ジクル両條信号を、該デジタル画像信号の示す階線に応 じた態勢能圧を持つアナロブ両像信号に変換して各信号 線41に保持すると3ド構設もないる。

【0079】 ここで、本実施の形総では特に、ドライバ回路セル200b、200b'の形成ビッチは、顕素ビッチよりも、例えば数パーセント程度小さい。より具体的には、片側のドライバ回路セル200bとは200b'の形成ビッチは失な、固実セッチの2倍よりも数パーセント程度小さい、即ち、簡素ピッチDDとドライバ回路セル200b又は200b'の形成ビッチDdとは、Dd<2 DDという間板が成立している)ので、各ブロック板域内において中央側の大部分が兼子形成領域210とされると共に、各プロック板域の場界近傍が、そして、短側部部における配線専用傾転220とされる、ドライバ回路セル200b、200b'は設けられることはなく、X方面に延びる両機化音頻報250bの大部の上に近び

【0080】即も、本実施の形態では図りに示した例の 場合と同様に、ドライバ回路セル200b、200b、 や画書部を構成する回路業子に獲目部分を含ませないで 済むので、接口部分における荷襲部分のバラウキがこれ らの回路業子の特性のパラウキとなって現われる事態を 確案に未然に防止できる。

【0081】これに加えて図10に示した例では、上下 に分割された各信号線駆動同路101b, 101b'が 相互に入り組んで配置されることにより、全体としてコ ンパクトな構成となっている。即ち、信号線駆動回路1 0 1 b. 1 0 1 b' を分割したことにより、各信号線駆 動同路を構成する素子の数が1/2となり、一つにまと めてこれらの回路を失々形成する場合と比較して、各回 路による占有面積が夫々減り、各回路について余裕を持 った妻子の配置や配線が可能となる。特に中央に画像表 示領域があると共にその上下に周辺領域がある液晶パネ ル等の電気光学パネルに対しては、当該上下の周辺領域 にバランス良く余裕を持った素子の配置や配線が可能と なる。また、このように分割することは、回路の均等配 置を可能ならしめるものであり、TFTアレイ基板上に おけるデッドスペースの有効利用を図れる。例えば、液 晶パネルの場合、前述のシール材直下にあるデッドスペ ースを活用できる(図2及び図3参照)。即ち、シール 材は、基板に余分な応力を与えないように基板の周囲に 均等の幅で接するように設けられているので、回路を分 割して各回路の素子数を低減して、各回路をシール材直 下の領域の形状に合わせて均等に配置すればよい。そし

て、この種の微晶パネルのように演奏ビッチにより走査 線に沿った一方同についての回路素子のビッチが特に制 対を受ける場合には、本実施の形態は有効である。更 に、信号線要機の路が含むシフトレジスタ回路 (2日 19 照) の終数が、関当に示した例の場合と比較して半分に なるため、動作周波数も1/2になり、回路設計上有利 であみ

【0082】尚、本実施の形態において、ドライバ回路 セル2006、2006、を構成するDAコンバータと しては、前述のようにSC—DAC (Switched Capacit or -Digital to Analog Converter) 回路が好ましい。 このように構成すれば、SC-DAC回路を構成する、 例えば容量やTFT等の素子は、露光境界における継目 部分を含まないため、維胃部分のバラツキに影響されな い。特に、基板上に作り込まれる容量におけるバラツキ を低減することはSC-DAC回路の出力電圧の精度を 向上するのに役立つので、上述した本実施の形態の効果 が顕著に発揮される。この結果、デジタル画像信号を高 結席でアナログ画像信号に変換でき、このアナログ画像 信号を用いて画素部を駆動することにより、高品位の階 調表示等を実現できる。尚、SC-DAC回路以外のD Aコンパータを用いて信号線駆動回路を構成しても、上 述した本実施の形態の効果は発揮される。また、本実施 の形態では、縮小投影について説明されているが、縮小 投影に限らず、等倍投影についても同様な構成及び効果 が得られることは言うまでもない。

【0083】以上のように本実施の形態の液晶装置によれば、上述した製造方法により製造されるため、緊動回路を内蔵した液晶装置において、大型化を図りつつ性能を高めることが可能となる。

[0084]

【発明の効果】以上詳細に説明したように本発明によれ ば、ステッパー技術を利用して、複数の第1方向駆動回 路セルから構成される駆動回路を内蔵すると共に高性能 旦つ大型の電気光学装置を比較的効率良く且つ低コスト で製造できる。

【図面の簡単な説明】

【図1】本発明による液晶装置の実施の形態における全 体回路構成を示すプロック図である。

【図2】液晶装置の実施の形態における全体構成を示す 平面図である。

【図3】図2のH-H' 断面図である。

【図4】 本発明による製造方法の実施の形態におけるステッパーに用いられるガラスマスクのセルの配置図である

【図5】製造方法の実施の形態における、ステッパーを 使用した投影露光工程の概念図である。

【図 6 】図5のステッパーにより図4に対応してマザー 基板上に焼き付けられるセルの配置図である。

【図7】マザー基板から切り離した1個の液晶装置に対

応する1個のTFTアレイ基板におけるセルの配置図

(図7 (a)) 及び、図7 (a) のTFTアレイ基板か ら構成される液晶装置の平面図 (図7 (b)) である。 【図8】本発明による液晶装置の細部構成の一例を示す


部分拡大平面図である。 【図9】本発明による液晶装置の線部構成の他の例を示 す部分拡大平面図である。

【符号の説明】

- 10…シフトレジスタ回路
- 20…対向基板
- 30 -- TFT
- 40…画素電極
- 41…信号線

- 42…走查線
- 100…TFTアレイ基板
- 100' …マザー基板
- 101…信号線駆動回路
- 102…走査線緊動回路
- 200…ドライバ回路セル
- 210…素子形成領域
- 220…配線専用領域
- 230…配線ピッチ変換領域
- 300…ステッパー
- 3 1 0 … 露光用光源
- 330…ガラスマスク


[31]




[図3]




[32]



[図5]





[図9]

